就像按照摩尔定律，芯片中的晶体管数量每年都会翻一番一样，现在也不应该是这个数字了。
如果它现在是一个7纳米的过程，物理极限将定位在5nm根据法律。
芯片的物理极限很难用数据来定义，但只能接近原子的大小。
芯片中有数亿个晶体管。其结构主要由排水、源流和闸门三部分组成。排水和电源负责电流的流动，闸门起开关控制作用。芯片的尺寸实际上是晶体管栅极的宽度，栅极更短，可以在相同尺寸的晶片上增加更多的晶体管，像一个7nm的芯片一样，栅极已经达到极限，如果它被缩短，电子移动的距离就不够了，就会出现漏出现象。
从当前芯片制造的角度来看，要实现摩尔定律，就必须不断改进芯片制造工艺。工艺节点从90 nm、65 nm、40 nm、28 nm、16 nm到目前的7nm，芯片制造商不遗余力地缩小晶体管的栅极宽度以实现工艺升级，但经过7nm后，晶体管的泄漏问题越来越严重，单靠减小晶体管的栅极宽度已不能改善芯片制造工艺。此时，各厂家都有自己的技术，采用不同的方法来解决泄漏问题。英特尔的高介电薄膜、SOI、翅片场效应晶体管等技术应运而生。
然而，它的难度越来越大，各大厂商都受到了严重的阻碍，GlobalFoundary放弃了7NN的研究和开发，英特尔的10 nm一次又一次的推进，目前7nm的批量生产顺利，主要是台积电和三星。从理论上讲，这一推论也是站不住脚的。一切都有限度。越接近极限，就会比以前困难得多，而且要花更长的时间。制造晶片的过程，如在疑问中的硅5纳米，与摩尔定律无关，尽管摩尔定律是一个错误的个人假设。
